تخطى إلى المحتوى الرئيسي
الاتصال بنا : (+213) 27556844
بريد الكتروني :
cellule.teead@univ-dbkm.dz
العربية (ar)
English (en)
Français (fr)
العربية (ar)
أنت الآن تدخل بصفة ضيف
تسجيل الدخول
الصفحة الرئيسية
الصفحة الرئيسية
المزيد
توسيع الكل
طي الكل
فتح فهرس المقرر
Logique combinatoire et séquentielle (2025-2026)
Section outline
إختر المقطع عام
طي
توسيع
عام
طي الكل
توسيع الكل
إختر النشاط Announcements
Announcements
منتدى
إختر المقطع CH1_Boolean_Algebra_Simplifiying_Logic circuits
طي
توسيع
CH1_Boolean_Algebra_Simplifiying_Logic circuits
إختر النشاط CH1_Boolean_Algebra_and simplifiying Logic circuits
CH1_Boolean_Algebra_and simplifiying Logic circuits
ملف
إختر النشاط CH1_Boolean_Algebra_I_
CH1_Boolean_Algebra_I_
ملف
إختر النشاط CH1_Boolean_Algebra_I_11
CH1_Boolean_Algebra_I_11
ملف
إختر النشاط CH1_Boolean_Algebra_and simplifiying
CH1_Boolean_Algebra_and simplifiying
ملف
إختر المقطع CH2_Binary System Operations and Representation of negative numbers
طي
توسيع
CH2_Binary System Operations and Representation of negative numbers
إختر النشاط CH2_Binary System Operations and Representation of negative numbers
CH2_Binary System Operations and Representation of negative numbers
ملف
إختر النشاط CH2_1 Digital Concepts
CH2_1 Digital Concepts
ملف
إختر النشاط Ch2_Binary_Codes
Ch2_Binary_Codes
ملف
إختر النشاط CH2_Digital_Number_Systems_I
CH2_Digital_Number_Systems_I
ملف
إختر النشاط CH2_Digital_Number_Systems_II
CH2_Digital_Number_Systems_II
ملف
إختر المقطع CH3_Combinational logic Design
طي
توسيع
CH3_Combinational logic Design
إختر النشاط CH3_Combinational logic Design
CH3_Combinational logic Design
ملف
إختر النشاط CH3_Combinational logic (Add/Soust)
CH3_Combinational logic (Add/Soust)
ملف
إختر المقطع CH4_ Binary _Decoders
طي
توسيع
CH4_ Binary _Decoders
إختر النشاط CH4_ Binary Multiplier_Decoders
CH4_ Binary Multiplier_Decoders
ملف
إختر المقطع CH5_ Multiplexers, Demultiplexers
طي
توسيع
CH5_ Multiplexers, Demultiplexers
إختر النشاط CH5_ Multiplexers, Demultiplexers
CH5_ Multiplexers, Demultiplexers
ملف
إختر المقطع CH6_ Latches and Flip-Flops
طي
توسيع
CH6_ Latches and Flip-Flops
إختر النشاط CH6_ Latches and Flip-Flops
CH6_ Latches and Flip-Flops
ملف
إختر النشاط CH6_ Sequential Circuits Design
CH6_ Sequential Circuits Design
ملف
إختر النشاط CH6_Analysis_of_Clocked_Sequential_Circuits
CH6_Analysis_of_Clocked_Sequential_Circuits
ملف
إختر النشاط CH6_Analysis_of_Clocked_Sequential
CH6_Analysis_of_Clocked_Sequential
ملف
إختر المقطع CH7_Design_of_Counter_I&II
طي
توسيع
CH7_Design_of_Counter_I&II
إختر النشاط CH7_Design_of_Counter_I
CH7_Design_of_Counter_I
ملف
إختر النشاط CH7_Design_of_Counter_II
CH7_Design_of_Counter_II
ملف
إختر المقطع CH8_Registers
طي
توسيع
CH8_Registers
إختر النشاط CH8_Design_of_Registers
CH8_Design_of_Registers
ملف
